4. Risultati¶
La valutazione affronta tre domande: quanto rapidamente il nodo SINGLE esegue una collettiva, quanto traffico richiede un risultato esatto e quante risorse FPGA occupa il core attuale. Queste pagine raccolgono le misure e le figure del capitolo di valutazione della tesi.
Simulazione RTL ≥ 100 Gbit/s
Su ogni ingresso e ogni uscita del profilo U280, per tutte le 24 coppie di formati; il flusso più lento, DATA FP32, sostiene 100,98 Gbit/s.
Stima software 87,2–93,4%
Riduzione dei byte dei frame RESULT con AUTO + compressione adattiva rispetto al Kulisch uniforme, nei quattro vettori valutati.
Implementazione FPGA 40,64% LUT
Occupazione post-route della build a una porta per la scheda U280, che rispetta i vincoli di timing a 250 MHz con una stima di 13,6 W sul chip.
Come leggere i risultati¶
| Sezione | Contenuto |
|---|---|
| Prestazioni | Throughput DATA e RESULT, tempo di risposta AllReduce, latenza dell'ultimo contributo e velocità di linea del profilo U280. |
| Traffico | Risparmio di pacchetti con AUTO e compressione dei superaccumulatori nei diversi carichi. |
| Implementazione | Timing, placement, occupazione e potenza della build per la scheda U280. |
Le prestazioni provengono dalla simulazione RTL. La compressione è uno studio software di un'estensione proposta per il protocollo. Le risorse provengono dai report di implementazione FPGA. Throughput sulla scheda, potenza e funzionamento multi-switch rientrano negli sviluppi hardware.
I grafici sono quelli della tesi, disponibili qui in formato vettoriale ingrandibile in italiano e inglese, più il bilancio di LUT e potenza della build della scheda. Accanto a ogni figura sono riportate la configurazione e le convenzioni di misura.